Frequency doubler with 4069

Frequency_doubler_with_4069.gif (6913 bytes)

   Αυτός ο διπλασιαστης συχνότητας χρησιμοποιεί ένα ολοκληρωμένο κύκλωμα hex inverter 4069. Ένας διπλασιαστης συχνότητας μπορεί να κατασκευαστεί για να δώσει μια σειρά παλμού εξόδου, του οποίου η συχνότητα είναι δύο φορές αυτή του τετραγωνικού σήματος εισόδου. Το σήμα εφαρμόζεται στην είσοδο του N1. Πρέπει να είναι μια παλμοσειρά με duty-cycle περίπου 50%, σε επίπεδο συμβατό με τη λογική CMOS, (3- 15V από κορυφή σε κορυφή ανάλογα με την τάση τροφοδοσίας). Το σήμα εισόδου απομονώνεται και αναστρέφεται από N1, και αναστρέφεται πάλι από το Ν2, έτσι το αποτέλεσμα στα σημεία Α και Β του N1 και του Ν2 είναι παλμοσειρά με διαφορά φάσης 180° . Η έξοδος N1, διαφορίζεται από τα C1 και R1 και η έξοδος του Ν2 διαφορίζεται από τα C2 και R2, που δίνουν κυματομορφή με δύο αιχμές στα σημεία C και του D, με διαφορά φάσης 180° . Τα σήματα αποθηκεύονται, αναστρέφονται και διαμορφώνονται από τις N3 και N4. Αυτά συνδυάζονται σε μια NOR πύλη που αποτελείται από τα D1, D2, R3 και N5, και αναστρέφονται τελικά από την N6 για να δώσουν στη έξοδο, συχνότητα δύο φορές αυτή του σήματος εισόδου. Το κύκλωμα θα λειτουργήσει για ένα ευρύ φάσμα συχνοτήτων. Με τις τιμές που εμφανίζονται και για εύρος παλμών στα σημεία E και F 500ns, το duty cycle στην έξοδο θα είναι 50%, οπότε η συχνότητα είναι 1MHZ, όταν η συχνότητα εισόδου είναι 500KHZ.

   This frequency doubler using a single 4069 hex inverter IC, a frequency doubler can be constructed to give an output pulse train whose frequency is twice that of a squarewave input signal. The signal is applied to the input of N1. It should be a squarewave with a duty-cycle of approximately 50% at level compatible with CMOS logic (3-15V peak to peak depending on supply voltage). The input signal is buffered and inverted by N1, and inverted again by N2, so the outputs A and B of N1 and N2 are squarewave signals 180° out of phase. The output of N1, is differentiated by C1 and R1 and the output of N2 is differentiated by C2 and R2, giving two spike waveforms of C and D, 180° out of phase. The signals are buffered, inverted and shaped by N3 and N4. These are then combined in a NOR gate consisting of D1, D2, R3 and N5, and finally inverted by N6 to give the frequency twice that of the input signal. The circuit will operate over a wide frequency range. With the component values shown the width of pulses in E and F point is about 500ns, so the duty cycle of the output will be 50% when the frequency is 1MHZ, when the input frequency is 500KHZ.By A.M. Bosschaert


Sam Electronic Circuits 5/02